This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

1

JP 61-133555

[Translation]

(19) Japan Patent Office (JP)

(12) Patent Release (A)

(11) Patent Application Release

Sho. 61 (1986) -133666

(43) Release Date: June 20, 1986

(51) Int.Cl4 H 01 L 29/78 21/302 29/60

Identification No.

Agency Control No. 8422-5F

8223-5F

Examination Request: Not yet requested Items in Application: 1 (Total 4 pages)

(54) Name of Invention: Method of Manufacturing

Semiconductor Device

(21) Patent Application: Sho.59-255407

(22) Application Date:

December 3, 1984

(72) Inventor:

Susumu Yamasaki

c/o NEC, Ltd.

33-1 Shiba 5-chome

Minato-ku, Tokyo [Japan]

(71) Applicant:

NEC, Ltd.

33-1 Shiba 5-chome

Minato-ku, Tokyo [Japan]

(74) Agent:

Susumu Uchihara, Patent Attorney

Specifications

Name of Invention: Method of Manufacturing Semiconductor Device

Scope of Patent Application

 In a method for manufacturing a semiconductor device that includes an insulated-gate field-effect transistor, a semiconductor manufacturing method which is characterized by including --

- a process that forms the gate electrode of the aforementioned insulated-gate field effect transistor,
- a process that forms an oxide film on the entire surface,
- a process that selectively forms a diffusion layer with a low impurity concentration, using the above-noted gate electrode as a mask,
- a process that forms and processes a silicate glass film consisting of phosphor-silicate glass or phosphorsilicate glass containing boron, and
- a process that dry-etches the entire surface of the above-noted silicate glass film to leave said silicate glass film only on the side surfaces of the above-noted gate electrode and so forms its sidewalls. *
- (2) A manufacturing method for the semiconductor device described in Scope of Patent Application Item (1) in which the phosphorus concentration in the phosphor-silicate glass is 10 mole-percent or more, the boron concentration of the boron-containing phosphor-silicate glass is 5~15 mole-percent and phosphorus concentration is 4~10 mole-percent.

3. Detailed Explanation of Invention

Field for Commercial Utilization: This invention is one bearing on a method of manufacturing a semiconductor device that includes an insulated-gate type field effect transistor having an LDD (lightly doped drain) structure.

Usual Technology With the short-channeling of insulated-gate field-effect transistors (hereafter, MIS [metal-insulated semiconductor] transistors), hot carriers become easily injected into gate oxide film since the drain field has become higher, and so seriously degrade the traits. Especially noticeable are such trait fluctuations as in gm or N-channel MIS transistors' path-value [?? word not fully legible -- Translator] voltages due to hot electron injection. The LDD structure is one typical of ways for modifying a drain field by the device's structure and so reducing hot carrier injections.

Figures 2(a) and (b) are schematic cross-sectional diagrams to illustrate an example of the method of manufacturing the usual semiconductor device having an MIS transistor with an LDD structure. As shown in Figure 2(a), after making an n-layer as a low-concentration diffusion layer, one uses CVD and RIE (reactive ion etching) to leave oxide film on gate electrode 3's side surfaces to form CVD-oxidized sidealls 5.

^{*[}Bullets added by translator for ease of reading.]

Next, one forms n⁺ layer 6 as a high-concentration diffusion layer, as shown in Figure 2(b). Her, one keeps n⁻ layer 4's voltage low between the effective source and drain so as to suppress hot-carrier injection into gate oxide film 10. In Figures 2(a) and (b), 1 is a P-type silicon substrate, 2 is a field oxide film and 9 is a thermal-oxide film.

Problems the Invention Seeks to Resolve

In this usual example of an LDD structure, the formatting of CVD-oxidized sidewall 5 must be done with extra RIE, considering the thickness variations in the CVD oxidized film on the [word illegible] and variations in intra-wafer etching by RIE. However, with over-etching the substrate will be etched in the source and drain regions and become the cause of source/drain junction leaks. Short-channeling of an MIS transistor is a problem in having junction leaks occur more easily the shallower the junction is.

So, this invention's aim is to resolve the above problems by providing a method of manufacturing a semiconductor device that includes forming sidewalls on its gate electrode so that the transistor traits will not degrade even if overetched by RIE, and includes an MIS transistor with the LDD structure.

Means to Resolve the Problems: In a method for fabricating a semiconductor device containing an insulated-gate field effect transistor, this invention's method of manufacturing a semiconductor device has a process to form a gate electrode of the above-noted MIS field-effect transistor, a process to form an oxide film over the entire surface, a process to selectively form a diffusion layer with a low concentration of impurity, using the above-noted gate electrode as a mask, a process to form and heat-process a silicate glass film consisting of phosphor-silicate glass or phosphor-silicate glass containing boron, and a process to dry etch the entire surface of the above-noted silicate glass film so as to leave it only on the side surfaces of the above-noted gate electrode as a sidewall.

Application Example

Below I will explain an application example of this invention while referring to the figures.

Figures $1(a) \sim (d)$ is a schematic cross-sectional diagram of the device to explain one application example of this invention.

As in Fig. 1(a), on P-type silicon substrate 1 one uses normal methods to form field oxidized film 2 and oxidized gate film 10, to form gate electrode 3 by patterning, e.g., a polysilicon layer, and also forms thermal-oxide film 9 over the entire surface. After that one uses ion-injection with gate electrode 3 as a mask to form n film 4 as a diffusion layer with a low impurity concentration. Next one forms PSG (phosphor-silicate glass) film 7 containing a high phosphorus concentration, e.g., 10 mole-percent or more.

Usually, instead of PSG film 7 with its high phosphorus concentration, a CVD-oxidized film is used, as shown in Figures 2(a) and (b); but the enroachment (overhang) of a CVD-oxidized film such as shown in Figure 1(a) can intrude on the sides of gate electrode 3. Such overhang will become a big problem if the sidewalls are very narrow. On the other hand, with high-phosphorus PSG film the same kind of overhang is seen after film deposition as with CVD-oxidized film. But after the PSG film is deposited, one can do thermal treatment. for instance 5~10 minutes in a steam environment at 800~900°C as shown in Figure 1(b) to make PSG film 7 sag and fully embed the above-noted overhang.

Next, as shown in Fig. 1(c), one etches the entire surface by RIE to form PSG sidewalls 8. Since a high concentration of phosphorus is now contained in PSG film 7, one can make the niching selectivity ratio of thermal-oxide film 9 some 1:4 to 1:5 by choosing the dry etching conditions. The higher the phosphorus concentration in PSG film 7, the higher one can make the selectivity ratio. Also, when using the usual CVD-oxidized film as a sidewall, whereas the selectivity ratio with underlying thermal-oxide film 9 is nearly 1:1, it is 1:4 to 1:5 with PSG film 7. So, no damage is done to the surface of the underlying silicon substrate by over-etching, nor are junction leaks to be seen.

Then, as shown in Fig. 1(d), one forms n⁺ layer 6 as a high-concentration diffusion layer. Next one successively forms the element separator film [? Assumed from unclear word-Translator], a contact hole and electrode.

PSG sidewall 8, with its high phosphorus concentration, has a marked porosity, so that it is desirable to remove it after forming n^+ layer 6. If an etching solution made up of $HF:H_2O=$ a ratio of 1:50 or 1:60 is used for removal by etching, one can make the etching rate of underlying thermal-oxide film 9 to PSG sidewalls 8 1:50 or 1:60 and so can remove just PSG sidewalls 8 with scarcely any reduction in the thickness of field oxide film 2, et al.

In the above application example I used PSG film; but the same effects can be obtained also by using boro-phosphorsilicate glass (BPSG) with a boron concentration of 5~15 mole-percent and phosphorus concentration of 4~10 mole-percent.

Effectiveness of Invention: As explained above in detail, this invention employs the above means by which one can manufacture a high-throughput, high-reliability semi-conductor device which contains an insulated-gate field-effect transistor with an LDD structure and little occurrence of junction leaks.

4. Simple Explanation of Figures

Figures $1(a) \sim (d)$ and 2(a) and (b) are respectively schematic cross-sectional diagrams to explain the fabrication of one application example of this invention and of the usual case.

- 1 ... P-type silicon substrate
- 2 ... Field oxide film
- 3 ... Gate electrode
- 4 ... n layer
- 5 ... CVD-oxidized film sidewalls
- 6 ... n⁺ layer
- 7 ... PSG film
- 8 ... PSG film sidewalls
- 9 ... Thermal-oxide film
- 10 ... Gate oxidized film

Agent: Susumu Uchihara, Patent attorney



JAPANESE PATENT OFFICE

US4628012 FOR JP61133555

PATENT ABSTRACTS OF JAPAN

Explosion-proof, hermetically sealed galvanic cell

Publication date: 1986-12-09

Inventor(s): SPAHRBIER DIETER (DE) Applicant(s): VARTA BATTERIE (DE)

Application Number: US19850799945 19851120 Priority Number(s): DE19843443453 19841129

IPC Classification:

EC Classification: H01M2/02B6B, H01M2/12

Equivalents: CA1264803, DE3443453, EP0184648, B1, IL77025

Abstract

In a hermetically sealed cell, the housing is formed by two metal cylinders which are each closed at one end and which are pushed over one another to obtain a press-fit such that, with the interposition of an intermediate insulating layer made from a plastic material, the cylinder which forms the lid of the cell can be pushed off from the cylinder which forms the can of the cell only in response to a predetermined internal pressure. High internal pressures which are lower than the bursting pressure for the cell, generated by the excessive release of gases or vapors, are permitted to escape through vent holes, if necessary, which become exposed in increasing number after being uncovered during separation of the lid from the cup.

⑩ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭(

昭61 - 133555

@Int_Cl_1

識別記号

庁内整理番号

匈公開 昭和61年(1986)6月20日

H 01 M 2/12

101

6728-5H

審査請求 未請求 発明の数 1 (全4頁)

の発明の名称 防暴性密閉電池

②特 願 昭60-267623

20出 願 昭60(1985)11月29日

優先権主張 1984年11月29日90西ドイツ(DE) 1984年13453.4

⑩発 明 者 ディーター・スパール

ドイツ連邦共和国ケルクハイム・フイツシュバツハ・タウ

ピール

ヌスブリツク 9

⑪出 願 人 ヴアルタ・バツテリー

ドイツ連邦共和国ハノーヴアー21・アム・ライネウーフア

ー・アクチエンゲゼル ー !

シヤフト

⑩代 理 人 弁理士 矢野 敏雄 外1名

明 網 青

- 1 発明の名称 防爆性密钥型電池
- 2 特許請求の範囲
 - 1. 粉架の危険性に対して安全策が勝じられた。 密閉された金属ケーシングを備えた電池では、 のでは、 のでは、
 - 2. 弁孔(5)がオーパーラップ区域の下強近くに設けられている特許納求の範囲第1項記載の電池。

(1)

- 3. 他の弁孔(5)が第1円筒(1)の整甲に オーパーラップ区域の下端から同じか又は異なる距離に存在する特許請求の範囲第2項記載の質赦。
- 4. 弁孔(5)がオーパーラップ区域の下端からの距離と共にその数が増して分布している 特許請求の範囲第3項記載の電池。
- 5. 中間配置された納録部(4)が第1円簡 (1)を包囲する収薪チュープである特許請求の範囲第1項から第4項までのいずれか1 項記載の電池。
- 6. 中間絶縁部(4)は第1円筒(1)の外面 か又は第2円筒(2)の内面のプラスチンク 層より成る特許間求の範囲第1項から第5項 までのいずれか1項配載の電池。
- 7. 中間絶疑部(4)が、第1円筒(1)の開放器を終えて重なつておりかつ円筒(1)の外面の少なくともオーパーランプ区域を包囲する開放プラスチンクキャンプより構成されている特許請求の範囲第1項から第5項まで

のいずれか1項配数の電池。

- 8. オーパーラップ区域の長さとケーシング直径との比が1:1~1:4である特許請求の範囲第1項から第7項までのいずれか1項記載の電池。
- 10. 外側の円筒の姿面が少なくとも1個の切り 欠き(9)を有する特許額求の範囲第1項か ら弟9項までのいすれか1項記載の電池。
- 3 発明の詳細な説明

産衆上の利用分野

本発明は、爆発の危険性に対して安全策が講じられている、密閉された円筒状の金属ケーシングを備えた電池に関する。本発明は、液体電解質を含有し、それ故被密性に閉鎖されている場合に、電気化学的な一次電池並びに蓄電池に適用することができる。

(3)

球体は通路口の上方で低い変形度で新しいパッキング位置を占め、これは少なくとも過圧の放 出を排気口を通して可能にする。

西ドイツ関特許出節公告第2620466号明細書から公知の脱ガス装置では、閉鎖部が無接着性工材より成り、この工材が豊部中に貫着している排気口を塞ぎかつ更に機部の舟形の溝に挽着する。相応して高い整定圧に達したら、工材は撤部の排気口を通して流出し、かつ過圧は電池内部から外部に向つて解消される。

他の公知の構造、例えば英麗特許第 1445043 号明細書によれば電池ケーシングに耐破裂性の ために所定破断位置を設けておく。

常用の作動条件下の電池の爆発は極めてまれ に起るが、例えば電池をわざと又は不住意に火 の中に投げ入れたり又は一次電池が許容されな い程負荷される場合も考慮しなければならない。 発明が解決しようとする問題点

それ故本発明は、管頭に挙げた敵類の電池に 関して、最小の構造上の経費で、高まつた内圧

従来の技術

耐瀬れ性にケーシングが密閉された電池を規定に関つて使用しなかつたり又はそれが非常に強い電荷、渦熱等のような著しい負荷を受ける場合に、一般に耐視れ性は電池が不自然に破壊される危険性を内包している。その結果として、異常な内部のガス・又は蒸気圧が生じ、最後にはこの内圧は電池ケーシングの爆発により解消される。

英国特許第1336567号明細書からはア ルカリ電池の放出弁が明らかであり、この場合 強く変形するエラストマー製球体がプレス嵌め でガス路を閉察し、球体はそのガス路から著し い高圧によつてのみ押し出される。更に、この

(4)

による電池の爆発を確実に開設する閉鎖装置を 開示するという課題をペースとする。

問題点を解決するための手段

本発明によれば、この課題は特許額求の範囲 第1項の特徴部分に記載の手段により解決される。

実 施 例

次に、本発明による目的を添付図面につき酢飲する。

しかし有利には孔径を容器を避うプラスチック 絶縁部4の呼さより小さくすべきである。少な くとも1個の孔はオーパーラップしている区域 の下端近くに設けるべきである。第2図によれ ば、他の孔はオーパーラップ区域の下端から更 に離れて存在してよく、その際に第3図に図示 したような分布が特に有利であり、つまり孔の 数はオーパーラップ区域の下端からの距離が大 きくなるのに伴なつて増加する。

更に、前1図では、数2の突出部とパラウンスをとるための噂さ約 0.3 mm である容器貼合せせ部6 が設けられている。この上に仕上げ部と17 及びラベルを付けるためのキャリアとしての会である。終に、金属箔は噂さられている。終に、金属箔は噂さらりのできば約 0.1 mm である。別々の符7 及び8 の代りに、プラスチックを貼合せた金属箔・銀も関単なのは金属箔を単独で使用することができる。

(7)

ユープにより全面包囲することにより容易が他 の電池と金属的に接触するのが回避され、それ により短新が避けられる。

本発明によれば、 絶縁するための他の可能性 としては射出成形部材の形の関放されているプ ラスチックキャップが挙げられており、 このキャップは第1円簡にその関放蛹部で支持されか つその円御の外面を少なくとも、 後からのオー パーラップ区域が響われている程度に包囲する。

電池製品において許容されない程高い内圧が生じた場合に、電池は第2円筒2が第1円筒に動から押しのけられることにより第1円筒に感応する。膨張運動はその場の圧動圧及びプラクトを関の野止撃擦により初めは緩慢になったり初から、かつ過剰分のガスがおれる。しかしサイドスリップする円筒の数が舟孔を次々と開放し、かつ過剰分のガスが線部4、その後金属が貼合されているプラステクによって、8に徐々に設透しかつその類部で流力があのを可能にする。それにもかかわらず圧力が

(9)

しかしプラステック符の利点は、本来のパッキング距離(オーパーラップ区域)を越えて低 びている沿面距離の低長部と低められた透過性 である。

絶縁部 4 の材料としては、常用のパツキング 用プラスチック、例えばポリプロピレン、ポリエチレン、ポリプロピレン共取合体、ポリアミド、ナイロン、更にまたゴム又は弗米化炭化水素飲合体、その中ではポリテトラフルオルエテレンが該当する。第1円簡(容器)1の外面と第2円簡(蓋)2の内面に相応するプラステック層が散けられる。

場合により度を施すに当り例えば第2図では 絶縁が4として収益チューブの使用が有利であ るとして挙げられ、容器1のオーバーランプ部 分を例えば球体リング(Kugelkranz)で巻く ことによりその直径を簡単に小さくすることが でき、それにより変2と一般になる套面が符ら れる。しかしこの場合には、陰極物質を予め容 器中に取り付けると有利である。容器を収益テ

(8)

particle in the first service of the first

ラップ 度には、 パッキングプラステックとケーシング 金 異との間の 静止麻 擦 も 一緒 に関係 し、静止摩 擦 保 数 に関する 基市 館 40 が 要 から 明らか である。

円筒の大きさが変らない場合、 選択される オーパーラップ 度は関放圧に比例する。 電池の 軍径 内 子 さくする 厥には、 不変の 単位 内 圧 に対して 同じ 関 鎖 力を 加える ために オーバーラップ 区域を大きくすべきである。 このことか かっかな 規則として、 円筒 1 と 2 の オーバーラップ 区域の 長さとが明ら かっか アーシングの 直径 に比例する こっか アーシングの 直径 の 比は 1 : 1 ~ 1 : 4 である。

この特別な閉鎖装置により、制御し帯ない容器の破壊をもたらす者しく高い過圧が誤つた操作(充電実験、影客し得ない加熱)により生じることもなく、どの圧力で及び容器のどの位置で押し上げるかが決められている。

ケーシングの円筒相互の滑動分離は両方の円

(11)

うに選択されている場合である。この場合、円 筒体は静止取扱を失うので低い内圧で既に相互 に帯動し、同じ電池が実温では著しく高いガス 圧、例えばるロパールまでのガス圧に抵抗性で ある。それ故、同じ電池が、相互に左右されな い内圧の最高値と温度の最高値に反応しかつ翻 放することができる。

4 図面の簡単な説明

第1図は本発明による電池のケーシングの縦 断面図、第2図は他の形状のケーシングの縦断 面図、第3図は第2図によるケーシングの容器 としての円筒を内面から示した図である。

1 … 第 1 円筒、 2 … 第 2 円筒、 4 … 約 級 部、 5 … 弁 孔、 7 … プラスチック 指、 8 … 会 異 指、 9 … 切り 欠 き


代理人 弁理士 矢 野 歓 雄



簡が完全に分離するまで行なわれる必要がない。 それというのも、容器中に元彩存在する小さな むだ容費が僅かに大きくなるだけで既に圧力の 解放が始まるからである。それ故、押しのけ選 動が停止する。

最後に、本発明による電池の開放機構は、著しい温度上昇の場合にも機能する。つまりパッキング材料がその熱挙動の点で、所定の温度。例えば使用した電影液の沸騰温度で軟化するよ

(12)



- 1... 第1円筒
- 2... 第2円筒
- 4... 艳 郎
- 5... 介孔
- 7... プラスチツク箔
- 8... 金鳳箱
- 9... 切り欠き

---290---